職責：承擔FPGA設計工作，可獨立完成編碼、驗證及聯調。要求：1、 通信，計算機或自動化相關專業本科以上學歷，碩士優先；2、 三年以上FPGA開發經歷，具有良好的數字電路、邏輯設計和計算機體系結構等專業知識；3、 熟練掌握Verilog硬件描述語言，熟悉FPGA設計方法及開發流程，并熟練使用相關工具；4、 熟悉Xilinx公司FPGA器件產品的內部架構；5、 有高速電路設計經驗者優先；6、有視頻和圖像類產品研發經驗者優先；7、 要求工作認真，有責任心和敬業精神，好學上進，有團隊精神，善于溝通。

北京拙河科技有限公司是一家以計算攝像為核心技術的億像素產品及解決方案提供商。 公司在計算攝像、視頻處理領域的多年技術積累，以著名教授、博士及行業產品專家為科研核心，組建了一支極富創新能力的研發團隊。公司核心產品為億像素陣列計算攝像機，突破傳統光學成像設備的極限，實現超大場景下超高分辨率成像，滿足全時全域監測、多目標精準定位及跟蹤需求，開啟了計算攝像時代的大門。 北京拙河科技有限公司總部設在北京，在上海、深圳、福州及西安設有子公司和研發中心公司，公司擁有多項發明專利及軟件著作權，產品可廣泛應用于國防安全、智慧城市、公安司法、交通運輸、海關緝私、應急管理、生態環保及廣電文旅等行業，現已在2022年冬奧場館，某地區邊海防，南京長江生態保護，北京西站等幾十個項目中成功應用。 “抱樸守拙，端正勤勉”，是我公司的企業精神。技術突破靠“巧”，落地生根靠“拙”；水無常形靠“變”，水納萬物靠“容”。拙河科技懷揣產業報國的理想與抱負，錨定億像素計算攝像行業，堅持走自主創新的道路，用實際行動踐行科技興邦、實業強國的莊嚴承諾。